

06/05/02  
N

CLIPPEDIMAGE= JP406260927A  
PAT-NO: JP406260927A  
DOCUMENT-IDENTIFIER: JP 06260927 A  
TITLE: LOGIC CIRCUIT FOR COMPLEMENTARY FIELD-EFFECT  
TRANSISTOR

PUBN-DATE: September 16, 1994

INVENTOR-INFORMATION:

NAME  
KOMATSU, TETSUO

ASSIGNEE-INFORMATION:

NAME	COUNTRY
NIPPON TELEGR & TELEPH CORP <NTT>	N/A

APPL-NO: JP05072915  
APPL-DATE: March 8, 1993

INT-CL (IPC): H03K019/0948; H03K019/003  
US-CL-CURRENT: 326/121

ABSTRACT:

PURPOSE: To increase the noise margin of a driving MISFET.

CONSTITUTION: A driving P-channel enhancement type MISFET M1 has its source and drain connected to a positive polar power terminal and a logical signal output terminal respectively. A driving n-channel enhancement type MISFET M2 has its source and drain connected to a negative polar power terminal and the drain of the M1 respectively. Then a transfer N-channel depression type MISFET M4 has its source (or drain) connected to the gates of the M1 and M2 together with its gate and the drain (or source) connected to the positive polar power terminal and a logical signal input terminal respectively. In such constitution, the logical signals of levels higher than the voltage level of the positive polar power supply are applied to the gates of the M1 and M2 when

a logical input  
signal of a high level is applied to a logical signal input  
terminal.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平6-260927

(43)公開日 平成6年(1994)9月16日

(51)Int.Cl.<sup>8</sup>

機別記号

庁内整理番号

FI

技術表示箇所

H 0 3 K 19/0948

19/003

C 8941-5J

8321-5J

H 0 3 K 19/ 094

B

審査請求 未請求 請求項の数1 FD (全 6 頁)

(21)出願番号 特願平5-72915

(22)出願日 平成5年(1993)3月8日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 小松 徹郎

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内


(74)代理人 弁理士 田中 正治

(54)【発明の名称】 相補型電界効果トランジスタ論理回路

(57)【要約】 (修正有)

【目的】 駆動用MISFETの雑音マージンを大きくする。

【構成】 ソースを正極性電源端子に、ドレインを論理信号出力端に接続している駆動用pチャンネルエンハンスメント型MISFETM1と、ソースを負極性電源端子に、ドレインをMISFETM1のドレインに接続している駆動用nチャンネルエンハンスメント型MISFETM2と、ソース(またはドレイン)をMISFETM1、M2のゲートに、ゲートを正極性電源端子に、ドレイン(またはソース)を論理信号入力端に接続しているトランスファ用nチャンネルデプレッション型MISFETM4とを有し、論理信号入力端に高いレベルの論理入力信号が与えられるとき、駆動用MISFETM1、M2のゲートに、正極性電源端子の電圧レベルよりも高い論理信号が与えられる。



1

## 【特許請求の範囲】

【請求項1】 ソースを正極性の第1の駆動用直流電源端子に接続し、ゲートを第1の論理信号入力端に接続し、ドレインを論理信号出力端に接続している駆動用pチャンネルMIS電界効果トランジスタと、

ソースを上記第1の駆動用直流電源端子と対になる負極性の第2の駆動用直流電源端子に接続し、ゲートを上記第1の論理信号入力端に接続し、ドレインを上記駆動用pチャンネルMIS電界効果トランジスタのドレインと上記論理信号出力端との接続中点に接続している駆動用nチャンネルMIS電界効果トランジスタと、

ソース（またはドレイン）を上記第1の論理信号入力端に接続し、ドレイン（またはソース）を第2の論理信号入力端に接続し、ゲートを上記第1の駆動用直流電源端子に接続しているトランスファ用nチャンネルMIS電界効果トランジスタとを有する相補型電界効果トランジスタ論理回路において、

上記駆動用pチャンネルMIS電界効果トランジスタ及び上記駆動用nチャンネルMIS電界効果トランジスタがエンハンスメント型であり、

上記トランスファ用nチャンネルMIS電界効果トランジスタがデプレッション型であることを特徴とする相補型電界効果トランジスタ論理回路。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、互に相補性を有する駆動用pチャンネルMIS電界効果トランジスタ及び駆動用nチャンネルMIS電界効果トランジスタと、それらに対するトランスファ用nチャンネルMIS電界効果トランジスタとを用いた相補型電界効果トランジスタ論理回路に関する。

【0002】

【従来の技術】

【0003】従来、図2を伴って次に述べる相補型電界効果トランジスタ論理回路が提案されている。

【0004】すなわち、ソースを正極性の駆動用直流電源端子E1に接続し、ゲートを論理信号入力端Qに接続し、ドレインを論理信号出力端T2に接続している駆動用pチャンネルMIS電界効果トランジスタM1と、ソースを駆動用直流電源端子E1と対になる負極性の駆動用直流電源端子E2に接続し、ゲートを論理信号入力端Qに接続し、ドレインを駆動用pチャンネルMIS電界効果トランジスタM1のドレインと論理信号出力端T2との接続中点に接続している駆動用nチャンネルMIS電界効果トランジスタM2と、ソース（またはドレイン）を論理信号入力端Qに接続し、ドレイン（またはソース）を論理信号入力端T1に接続し、ゲートを駆動用直流電源端子E1に接続しているトランスファ用nチャンネルMIS電界効果トランジスタM3とを有する。

【0005】この場合、駆動用pチャンネルMIS電界

2

効果トランジスタM1、駆動用nチャンネルMIS電界効果トランジスタM2及びトランスファ用nチャンネルMIS電界効果トランジスタM3がともにエンハンスメント型である。

【0006】以上が、従来提案されている相補型電界効果トランジスタ論理回路の構成である。

【0007】このような構成を有する従来の相補型電界効果トランジスタ論理回路によれば、駆動用直流電源端子E1及びE2間に比較的低い電圧（例えば3.3V）が得られる駆動用直流電源（図示せず）を接続している状態で、論理信号入力端T1に、駆動用直流電源端子E2を基準として、正極性の比較的高いレベル（駆動用直流電源端子E1のレベル（3.3V）よりもトランスファ用nチャンネルMIS電界効果トランジスタM3の閾値電圧（トランスファ用nチャンネルMIS電界効果トランジスタM3がエンハンスメント型であるので正極性の例えば0.7V）分低いレベルよりも高いレベル）を有する論理入力信号S1が与えられれば、トランスファ用nチャンネルMIS電界効果トランジスタM3がオフまたはそれに近い状態になり、論理信号入力端Qに、駆動用直流電源端子E2を基準として、駆動用直流電源端子E1の電圧レベル（3.3V）よりもトランスファ用nチャンネルMIS電界効果トランジスタM3の閾値電圧（0.7V）分低いレベル（2.6V）を有するが論理入力信号S1に対応している高レベルの論理信号S2が得られ、このため、駆動用pチャンネルMIS電界効果トランジスタM1がオフし、駆動用nチャンネルMIS電界効果トランジスタM2がオンすることによって、論理信号出力端T2に、駆動用直流電源端子E2を基準として、その駆動用直流電源端子E2の電圧レベル（接地レベル）に対応している低レベルの論理出力信号S3'が得られる。

【0008】また、駆動用直流電源端子E1及びE2間に上述した駆動用直流電源を接続している状態で、論理信号入力端T1に、駆動用直流電源端子E2を基準として、論理入力信号S1に比し低レベル（駆動用直流電源端子E1のレベル（3.3V）よりもトランスファ用nチャンネルMIS電界効果トランジスタM3の閾値電圧（0.7V）分低いレベル以下のレベル）の論理入力信号S1'が与えられれば、トランスファ用nチャンネルMIS電界効果トランジスタM3がオン状態になり、論理信号入力端Qに、論理入力信号S1'に対応している低レベルの論理信号S2'が得られ、このため、駆動用pチャンネルMIS電界効果トランジスタM1がオンし、駆動用nチャンネルMIS電界効果トランジスタM2がオフすることによって、論理信号出力端T2に、駆動用直流電源端子E2を基準として、駆動用直流電源端子E1の電圧レベル（3.3V）に対応している高レベルの論理出力信号S2が得られる。

【0009】さらに、図2に示す従来の相補型電界効果

トランジスタ論理回路の場合、上述したところから明らかなように、上述した比較的低い電圧の得られる駆動用直流電源によって駆動されて上述した論理動作を行うが、論理信号入力端T1に、上述した比較的低い電圧の得られる駆動用直流電源で得られるよりも高い電圧(5.0V)が得られる直流電源によって上述したと同様の論理動作を行う図2に示す従来の相補型電界効果トランジスタ論理回路と同様の相補型電界効果トランジスタ論理回路の論理信号出力端から得られる高レベルの論理出力信号が与えられることによって、論理信号入力端T1に、上述した高レベルの論理入力信号S1のレベルに比し高いレベル(5.0V)の論理出力信号が与えられても、この場合、トランスファ用nチャンネルMIS電界効果トランジスタM3がオフし、論理信号入力端Qに得られる高レベルの論理信号S2が、駆動用直流電源端子E1の電圧レベル(3.3V)よりもトランスファ用nチャンネルMIS電界効果トランジスタM3の閾値電圧(0.7V)分低いレベル(2.6V)で得られ、従って、この場合に論理信号入力端T1に与えられる論理出力信号の高いレベル(5.0V)に対応している高いレベルでは得られず、このため、もし、トランスファ用nチャンネルMIS電界効果トランジスタM3を有さず、論理信号入力端T1が直接的に論理信号入力端Qに接続されているとすれば、論理信号入力端Qに高レベル(5.0V)の論理出力信号が与えられることによって、駆動用pチャンネルMIS電界効果トランジスタM1及び駆動用nチャンネルMIS電界効果トランジスタM2が、そのゲートにおいて破損する、というようなおそれがある。

【0010】

【発明が解決しようとする課題】しかしながら、図2に示す従来の相補型電界効果トランジスタ論理回路の場合、論理信号入力端T1に上述した高レベル(3.3V)の論理入力信号S1が与えられることによって、論理信号入力端Qに上述した高レベルの論理信号S2が得られるとき、そのレベルが、上述したように、駆動用直流電源端子E1の電圧レベルに対応するレベル(3.3V)よりもトランスファ用nチャンネルMIS電界効果トランジスタM3の閾値電圧(0.7V)分低いレベル(2.6V)しか有さず、このため、駆動用pチャンネルMIS電界効果トランジスタM1及び駆動用nチャンネルMIS電界効果トランジスタM2が雑音に影響されて動作する、というおそれがある、従って、雑音マージンが小さい、という欠点を有していた。

【0011】よって、本発明は、上述した欠点のない、新規な相補型電界効果トランジスタ論理回路を提案せんとするものである。

【0012】

【課題を解決するための手段】本発明による相補型電界効果トランジスタ論理回路は、図2で上述した従来の相

補型電界効果トランジスタ論理回路の場合と同様に、

(i) ソースを正極性の第1の駆動用直流電源端子に接続し、ゲートを第1の論理信号入力端に接続し、ドレインを論理信号出力端に接続している駆動用pチャンネルMIS電界効果トランジスタと、(ii) ソースを上記第1の駆動用直流電源端子と対になる負極性の第2の駆動用直流電源端子に接続し、ゲートを上記第1の論理信号入力端に接続し、ドレインを上記駆動用pチャンネルMIS電界効果トランジスタのドレインと上記論理信号出力端との接続中点に接続している駆動用nチャンネルMIS電界効果トランジスタと、(iii) ソース(またはドレイン)を上記第1の論理信号入力端に接続し、ドレイン(またはソース)を第2の論理信号入力端に接続し、ゲートを上記第1の駆動用直流電源端子に接続しているトランスファ用nチャンネルMIS電界効果トランジスタとを有する。

【0013】しかしながら、本発明による相補型電界効果トランジスタ論理回路は、このような構成を有する相補型電界効果トランジスタ論理回路において、上記駆動用pチャンネルMIS電界効果トランジスタ及び上記駆動用nチャンネルMIS電界効果トランジスタが、図2に示す従来の相補型電界効果トランジスタ論理回路の場合と同様に、エンハンスメント型であるが、上記トランスファ用nチャンネルMIS電界効果トランジスタが、図2に示す従来の相補型電界効果トランジスタ論理回路の場合とは逆にデプレッション型である。

【0014】

【作用・効果】本発明による相補型電界効果トランジスタ論理回路によれば、第1及び第2の駆動用直流電源端子間に比較的低い電圧(例えば3.3V)が得られる駆動用直流電源を接続している状態で、第2の論理信号入力端に、第2の駆動用直流電源端子を基準として、正極性の比較的高いレベル(第1の駆動用直流電源端子のレベルよりもトランスファ用nチャンネルMIS電界効果トランジスタの閾値電圧(トランスファ用nチャンネルMIS電界効果トランジスタがデプレッション型であるので負極性の例えば-0.33V)の絶対値分高いレベルよりも高いレベル(例えば5V))を有する論理入力信号が与えられれば、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合に準じて、トランスファ用nチャンネルMIS電界効果トランジスタM4がオフまたはそれに近い状態になり、第1の論理信号入力端に、第2の駆動用直流電源端子を基準として、第1の駆動用直流電源端子の電圧レベル(3.3V)よりもトランスファ用nチャンネルMIS電界効果トランジスタの閾値電圧(-0.33V)の絶対値分高いレベルを有し、従って第1の駆動用直流電源端子の電圧レベル(3.3V)に対応しているレベルを有する、論理入力信号に対応している高レベル(3.3V+0.33V=3.63V)の論理信号が得られ、このため、駆動用p

チャンネルMIS電界効果トランジスタがオフし、駆動用nチャンネルMIS電界効果トランジスタがオンすることによって、論理信号出力端に、第2の駆動用直流電源端子を基準として、その第2の駆動用直流電源端子の電圧レベル（接地レベル）に対応している低レベルの論理出力信号が得られる。

【0015】また、第1及び第2の駆動用直流電源端子間に上述した駆動用直流電源を接続している状態で、第2の論理信号入力端に、第2の駆動用直流電源端子を基準として、高レベルの論理入力信号に比し低レベル（第1の駆動用直流電源出力端子の電圧レベルよりもトランスファ用nチャンネルMIS電界効果トランジスタの閾値電圧（ $-0.33V$ ）の絶対値分高いレベル以下のレベル）の論理入力信号が与えられれば、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合に準じて、トランスファ用nチャンネルMIS電界効果トランジスタがオン状態になり、第1の論理信号入力端に、低レベルの論理入力信号に対応している低レベルの論理信号が得られ、このため、駆動用pチャンネルMIS電界効果トランジスタがオンし、駆動用nチャンネルMIS電界効果トランジスタがオフすることによって、論理信号出力端に、第2の駆動用直流電源端子を基準として、第1の駆動用直流電源端子の電圧レベル（ $3.3V$ ）に対応している高レベルの論理出力信号が得られる。

【0016】さらに、本発明による相補型電界効果トランジスタ論理回路の場合、上述したところから明らかなように、上述した比較的低い電圧の得られる駆動用直流電源によって駆動されて上述した論理動作を行うが、第2の論理信号入力端に、上述した比較的低い電圧の得られる駆動用直流電源で得られるよりも高い電圧（例えば、 $5.0V$ ）が得られる駆動用直流電源によって上述したと同様の論理動作を行う本発明による相補型電界効果トランジスタ論理回路と同様の相補型電界効果トランジスタ論理回路の論理信号出力端から得られる高レベルの論理出力信号が与えられることによって、第2の論理信号入力端に、上述した高レベルの論理入力信号のレベル（ $5V$ ）以上の高いレベル（例えば $5.0V$ ）の論理出力信号が与えられても、この場合、トランスファ用nチャンネルMIS電界効果トランジスタがオフし、第1の論理信号入力端に得られる高レベルの論理信号が、第1の駆動用直流電源端子の電圧レベル（ $3.3V$ ）に対応しているレベル（第1の駆動用直流電源端子の電圧レベル（ $3.3V$ ）よりもトランスファ用nチャンネルMIS電界効果トランジスタの閾値電圧（ $-0.33V$ ）の絶対値分高いレベル（ $3.3V+0.33V=3.63V$ ））で得られ、従って、この場合に第2の論理信号入力端に与えられる論理出力信号の高いレベル（ $5.0V$ ）に対応している高いレベルでは得られず、このため、もし、トランスファ用nチャンネルMIS電界効果

トランジスタを有さず、第2の論理信号入力端が直接的に第1の論理信号入力端に接続していれば、第1の論理信号入力端に高レベル（ $5.0V$ ）の論理出力信号が与えられることによって、駆動用pチャンネルMIS電界効果トランジスタ及び駆動用nチャンネルMIS電界効果トランジスタが、そのゲートにおいて破損する、というようなおそれを有しない。

【0017】また、本発明による相補型電界効果トランジスタ論理回路の場合、第2の論理信号入力端に、上述した高レベル（ $5V$ ）の論理入力信号が与えられることによって、第1の論理信号入力端に上述した高レベルの論理信号が得られるとき、そのレベルが、上述したように、第1の駆動用直流電源端子の電圧レベル（ $3.3V$ ）に対応しているレベルを有するとしても、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合よりも高い第1の駆動用直流電源出力端子の電圧レベルよりもトランスファ用nチャンネルMIS電界効果トランジスタの閾値電圧（ $-0.33V$ ）の絶対値分高いレベル（ $3.3V+0.33V=3.63V$ ）で得られ、このため、駆動用pチャンネルMIS電界効果トランジスタ及び駆動用nチャンネルMIS電界効果トランジスタが雑音に影響されて動作する、というおそれを有さず、従って、雑音マージンが、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合に比し大きい。

【0018】

【実施例1】次に、図1を伴って、本発明による相補型電界効果トランジスタ論理回路の第1の実施例を述べよう。

【0019】図1において、図2との対応部分には同一符号を付して示す。

【0020】図1に示す本発明による相補型電界効果トランジスタ論理回路は、図2で上述した従来の相補型電界効果トランジスタ論理回路の場合と同様に、ソースを正極性の駆動用直流電源端子E1に接続し、ゲートを論理信号入力端Qに接続し、ドレインを論理信号出力端T2に接続している駆動用pチャンネルMIS電界効果トランジスタM1と、ソースを駆動用直流電源端子E1と対になる負極性の駆動用直流電源端子E2に接続し、ゲートを論理信号入力端Qに接続し、ドレインを駆動用pチャンネルMIS電界効果トランジスタM1のドレインと論理信号出力端T2との接続中点に接続している駆動用nチャンネルMIS電界効果トランジスタM2とを有するとともに、図2で上述した従来の相補型電界効果トランジスタ論理回路の場合に準じて、ソース（またはドレイン）を論理信号入力端Qに接続し、ドレイン（またはソース）を論理信号入力端T12に接続し、ゲートを駆動用直流電源入力端子E1に接続しているトランスファ用nチャンネルMIS電界効果トランジスタM4を有する。

【0021】この場合、駆動用pチャンネルMIS電界効果トランジスタM1及び駆動用nチャンネルMIS電界効果トランジスタM2が、図2で上述した従来の相補型電界効果トランジスタ論理回路の場合と同様に、ともにエンハンスメント型であるが、トランスファ用nチャンネルMIS電界効果トランジスタM4が、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合とは逆にデプレッション型である。

【0022】以上が、本発明による相補型電界効果トランジスタ論理回路の実施例の構成である。

【0023】このような構成を有する本発明による相補型電界効果トランジスタ論理回路によれば、駆動用直流電源端子E1及びE2間に比較的低い電圧（例えば3.3V）が得られる駆動用直流電源（図示せず）を接続している状態で、論理信号入力端T1に、駆動用直流電源端子E2を基準として、正極性の比較的高いレベル（駆動用直流電源端子E1のレベルよりもトランスファ用nチャンネルMIS電界効果トランジスタM4の閾値電圧（トランスファ用nチャンネルMIS電界効果トランジスタM4がデプレッション型であるので負極性の例えば-0.33V）の絶対値分高いレベルよりも高いレベル（例えば5V））を有する論理入力信号S1が与えられれば、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合に準じて、トランスファ用nチャンネルMIS電界効果トランジスタM4がオフまたはそれに近い状態になり、論理信号入力端Qに、駆動用直流電源端子E2を基準として、駆動用直流電源端子E1の電圧レベル（3.3V）よりもトランスファ用nチャンネルMIS電界効果トランジスタM4の閾値電圧（-0.33V）の絶対値分高いレベルを有し、従って駆動用直流電源端子E1の電圧レベル（3.3V）に対応しているレベルを有する、論理入力信号S1に対応している高レベル（3.3V+0.33V=3.63V）の論理信号S2が得られ、このため、駆動用pチャンネルMIS電界効果トランジスタM1がオフし、駆動用nチャンネルMIS電界効果トランジスタM2がオンすることによって、論理信号出力端T2に、駆動用直流電源端子E2を基準として、その駆動用直流電源端子E2の電圧レベル（接地レベル）に対応している低レベルの論理出力信号S3'が得られる。

【0024】また、駆動用直流電源端子E1及びE2間に上述した駆動用直流電源を接続している状態で、論理信号入力端T1に、駆動用直流電源端子E2を基準として、論理入力信号S1に比し低レベル（駆動用直流電源出力端子E1の電圧レベルよりもトランスファ用nチャンネルMIS電界効果トランジスタM4の閾値電圧（-0.33V）の絶対値分高いレベル以下のレベル）の論理入力信号S1'が与えられれば、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合に準じて、トランスファ用nチャンネルMIS電界効果トラン

ジスタM4がオン状態になり、論理信号入力端Qに、論理入力信号S1'に対応している低レベルの論理信号S2'が得られ、このため、駆動用pチャンネルMIS電界効果トランジスタM1がオンし、駆動用nチャンネルMIS電界効果トランジスタM2がオフすることによって、論理信号出力端T2に、駆動用直流電源端子E2を基準として、駆動用直流電源端子E1の電圧レベル（3.3V）に対応している高レベルの論理出力信号S3が得られる。

10 【0025】さらに、図1に示す本発明による相補型電界効果トランジスタ論理回路の場合、上述したところから明らかなように、上述した比較的低い電圧の得られる駆動用直流電源によって駆動されて上述した論理動作を行うが、論理信号入力端T1に、上述した比較的低い電圧の得られる駆動用直流電源で得られるよりも高い電圧（例えば、5.0V）が得られる駆動用直流電源によって上述したと同様の論理動作を行う図1に示す本発明による相補型電界効果トランジスタ論理回路と同様の相補型電界効果トランジスタ論理回路の論理信号出力端から得られる高レベルの論理出力信号が与えられることによって、論理信号入力端T1に、上述した高レベルの論理入力信号S1のレベル（5V）以上の高いレベル（例えば5.0V）の論理出力信号が与えられても、この場合、トランスファ用nチャンネルMIS電界効果トランジスタM4がオフし、論理信号入力端Qに得られる高レベルの論理信号S2が、駆動用直流電源端子E1の電圧レベル（3.3V）に対応しているレベル（駆動用直流電源端子E1の電圧レベル（3.3V）よりもトランスファ用nチャンネルMIS電界効果トランジスタM4の閾値電圧（-0.33V）の絶対値分高いレベル（3.3V+0.33V=3.63V））で得られ、従って、この場合に論理信号入力端T1に与えられる論理出力信号の高いレベル（5.0V）に対応している高いレベルでは得られず、このため、もし、トランスファ用nチャンネルMIS電界効果トランジスタM4を有さず、論理信号入力端T1が直接的に論理信号入力端Qに接続していれば、論理信号入力端Qに高レベル（5.0V）の論理出力信号が与えられることによって、駆動用pチャンネルMIS電界効果トランジスタM1及び駆動用nチャンネルMIS電界効果トランジスタM2が、そのゲートにおいて破損する、というようなおそれを有しない。

40 【0026】また、図1に示す本発明による相補型電界効果トランジスタ論理回路の場合、論理信号入力端T1に、上述した高レベル（5V）の論理入力信号S1が与えられることによって、論理信号入力端Qに上述した高レベルの論理信号S2が得られるとき、そのレベルが、上述したように、駆動用直流電源端子E1の電圧レベル（3.3V）に対応しているレベルで得られるとしても、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合よりも高い駆動用直流電源出力端子E1

の電圧レベルよりもトランスファ用nチャンネルMIS電界効果トランジスタM4の閾値電圧(-0.33V)の絶対値分高いレベル(3.3V+0.33V=3.63V)で得られ、このため、駆動用pチャンネルMIS電界効果トランジスタM1及び駆動用nチャンネルMIS電界効果トランジスタM2が雑音に影響されて動作する、というおそれを有さず、従って、雑音マージンが、図2で前述した従来の相補型電界効果トランジスタ論理回路の場合に比し大きい。

【図面の簡単な説明】


【図1】本発明による相補型電界効果トランジスタ論理回路の実施例を示す接続図である。

【図2】従来の相補型電界効果トランジスタ論理回路を示す接続図である。

【符号の説明】

E1、E2	駆動用直流電源端子
M1	駆動用pチャンネルMIS電界効果トランジスタ
M2	駆動用nチャンネルMIS電界効果トランジスタ
M3、M4	トランスファ用nチャンネルMIS電界効果トランジスタ
S1、S1'	論理入力信号
S2、S2'	論理信号
S3、S3'	論理出力信号
T1	論理信号入力端
T2	論理信号出力端
Q	論理信号入力端

【図1】



【図2】

